设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › DC综合的时候插入很多buffer/inverter 是怎么回事？ ...

发新帖

查看: 10260|回复: 8

[求助] DC综合的时候插入很多buffer/inverter 是怎么回事？

发表于 2010-11-29 23:30:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

怎么可以去掉或者减少这些buffer？

相关帖子

回复

发表于 2010-11-30 09:19:50 | 显示全部楼层

约束太紧了。

uncertainty ， max_transition ,max_cap

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-30 09:44:15 | 显示全部楼层

1、是否对clcok/reset port设置为dont_touch属性
2、是否fix hold time
一般来讲，综合的时候，时钟信号是不需要平衡的，所以需要设置为dont_touch属性，命令为：set_dont_touch_network；而hold time violations也是不需要关心的，所以此时没有必要fixed

回复支持反对

楼主| 发表于 2010-11-30 10:33:02 | 显示全部楼层

max_tran 是频率的24% uncertainty 是频率的26%
都集中在input group timing path, input delay 是频率的52%
所以buffer/inverter 占了近100-52-26=22%的时间

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-1 16:40:00 | 显示全部楼层

2楼正解

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-9 21:35:29 | 显示全部楼层

一般插入buffer都是在布局布线时，作用是为了减小延时，但是DC综合的时候加入buffer，就不知道怎么回事了，等待正解。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-11 12:57:41 | 显示全部楼层

dc综合时，为了改变时序，当然会插入repeater了。你要是想让少插些buffer，就把时序放松点。dc插入buffer也是为了更好的优化时序。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-6-10 14:25:51 | 显示全部楼层

为什么约束紧了会在数据通路上加buffer呢？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-3-30 15:11:26 | 显示全部楼层

SDU2019LY 发表于 2021-6-10 14:25
为什么约束紧了会在数据通路上加buffer呢？

我的理解，时序约束太紧，达不到要求，不得不插入buffer让path的delay减小一点

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 05:45 , Processed in 0.025340 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表