在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12449|回复: 67

[资料] VERILOG实现任意分频任意占空比

[复制链接]
发表于 2010-11-13 22:16:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 liukai14052 于 2010-11-13 22:23 编辑

里面内容讲得很详细,适合初学者

Verilog_实现任意占空比、任意分频的方法.pdf

1.71 MB, 下载次数: 1140 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-11-14 07:05:55 | 显示全部楼层
ding.
发表于 2010-11-14 13:01:10 | 显示全部楼层
谢谢啊
 楼主| 发表于 2010-11-17 20:13:18 | 显示全部楼层
回复 3# waveguides
神马意思?
发表于 2010-11-26 18:44:22 | 显示全部楼层
thank you ~~~~~~~~~~~~~~~~~~~~~~~
发表于 2010-11-28 23:52:27 | 显示全部楼层
发表于 2010-12-4 03:57:22 | 显示全部楼层
clock is basis for rtl code,
thx
发表于 2011-8-20 10:31:20 | 显示全部楼层
谢谢
发表于 2011-9-5 12:53:23 | 显示全部楼层
下来看看,没有小数分频,讲的很简单。
发表于 2011-9-7 23:55:34 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 15:39 , Processed in 0.035342 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表