關於VCO 緩衝級說明?

nicro · 发表于 2010-9-24 14:06:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 nicro 于 2010-9-26 00:40 编辑

請問各位先進:
關於VCO設計,
使用ADS模擬以下兩種電路含buffer,

在這兩個不同的輸出級,發現一個問題,
第一個的設計的,看起來並不能稱做緩衝電路,
其消耗功率含核心電路:15.84mW
第二個的設計的,看起來並不能稱做緩衝電路,
其消耗功率含核心電路:19.92mW
請問各位先進能否告訴我,第一個設計的輸出解釋為何,
或是有無相關的論文對此有解釋,謝謝.

PS.1.兩顆MOS中間不是寄生電容
2.左右兩邊的電容後直接就是輸出端,接PAD

uestc1986 · 发表于 2010-9-24 16:44:53

in my opinion, the buffer in the first circuit is actually a source follower, it is indeed a buffer stage. input impedance is very large and the output is small.

the second one is an inverter. it is a buffer stage anyway.

nicro · 发表于 2010-9-24 19:49:39

回复 2# uestc1986

謝謝您的說明,
請問關於我設計的緩衝極,
是否有相關的論文或資料解釋,
謝謝

uestc1986 · 发表于 2010-9-24 23:11:34

回复 3# nicro
i do not know whether these papers are useful to you. i just download them from the IEEE. however, i do not know too much about buffer design, sorry. good luck

by the way, my computer has no the chinese input, sorry again.

buffer.pdf (277.8 KB, 下载次数: 34 )

current buffer.pdf (450.6 KB, 下载次数: 26 )

there is another paper named "A Fundamental VCO with Integrated Output Buffer beyond 120 GHz in
SiGe Bipolar Technology".

bhcsayx · 发表于 2010-9-24 23:24:46

提示: 作者被禁止或删除内容自动屏蔽

nicro · 发表于 2010-9-25 00:23:51

回复 5# bhcsayx

那不是寄生電容

nicro · 发表于 2010-9-25 00:29:13

回复 4# uestc1986

不好意思!
您提供的兩篇都與我提出的問題無關,
不過還是謝謝

nbucq6 · 发表于 2011-6-27 00:00:17

Good....

tommhk2002 · 发表于 2013-8-15 14:39:40

hfdgsfdgfdgsg

bhcsayx bhcsayx 当前离线积分 4050 头像被屏蔽	发表于 2010-9-24 23:24:46 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
bhcsayx bhcsayx 当前离线积分 4050 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

[求助] 關於VCO 緩衝級說明?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3