马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
摘要 本文提出将神经网络应用在Internet网络中,根据网络的性能参数,实时控制发送端的速率,有效减少网络拥塞发生的可能,提高信道资源的利用率。该设计利用BP神经网络算法,硬件实现选用Altera公司Cyclone II芯片,相比过去软件进行流量控制速度更快,而且FPGA的可在线编程、高度集成化、并行处理等优点在该设计中得到了充分的体现。 本设计采用离线学习和在线测试结合的方式,工作由两部分组成:第一部分研究的主要内容是基于神经网络的拥塞控制器的理论验证和方案比较。首先确定神经网络的结构,选择路由器过去几个时刻的网络参数R耵作为训练样本,并且进行matlab仿真;然后用多种途径拟合激励函数,使之易于硬件实现,选择与激励函数曲线最佳拟合的方案:最后通过建立的模型对测试样本进行软件测试,记录实验数据。第二部分研究的主要内容是RTT预测控制器专用模块的设计和测试。首先对系统进行功能定义、模块划分和接口定义,利用原理图、状态机、布尔表达式、硬件描述语言、口核等设计各个子模块对神经网络硬件实现;提出新的基于模型设计的方法,用simuIink自动生成hdl语言。系统测试验证阶段采用modelsim、simulik等EDA工具协同来完成。 本文对基于模型设计中的关键问题,如:浮点定点转换、并行状态机设计、软硬件协同仿真等进行了研究。基于模型设计借助了Matlab/Sjmulink强大的运算和仿真能力,与传统FPGA设计方法相比,前者不仅缩短了开发周期,而且将系统描述和硬件实现有机地融为一体。 关键词:BP神经网络;现场可编程门阵列;往返时延;坐标旋转计算机算法;协同仿真
神经网络的FPGA实现及其在网络拥塞控制中的应用.part1.rar
(3.81 MB, 下载次数: 31 )
神经网络的FPGA实现及其在网络拥塞控制中的应用.part2.rar
(3.81 MB, 下载次数: 29 )
神经网络的FPGA实现及其在网络拥塞控制中的应用.part3.rar
(3.81 MB, 下载次数: 27 )
神经网络的FPGA实现及其在网络拥塞控制中的应用.part4.rar
(1.93 MB, 下载次数: 27 )
|