在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11957|回复: 45

[资料] FPGA设计环境中加时序约束.doc

[复制链接]
发表于 2010-9-15 17:00:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束。 通常,在FPGA设计工具中都包含有4种路径:从输入端口到寄存器,从寄存器到寄存器,从寄存器到输出,从输入到输出的纯组合逻辑。通常,需要对这几种路径分别进行约束,以便使设计工具能够得到最优化的结果。

FPGA设计环境中加时序约束.doc

44.5 KB, 下载次数: 235 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-9-15 19:35:06 | 显示全部楼层
非常不错,顶一个
发表于 2010-9-15 20:13:43 | 显示全部楼层
xiexie,正好碰到这个问题
发表于 2010-9-15 20:47:45 | 显示全部楼层
good reference book , tks !!!
发表于 2010-9-15 21:52:05 | 显示全部楼层
我该不是被楼主忽悠了吧?
发表于 2010-9-15 22:39:48 | 显示全部楼层
谢谢!!了!!!!!!!!!!!谢谢!!了!!!!!!!!!!!
发表于 2010-9-15 22:52:30 | 显示全部楼层
一直感觉没什么关系,但是这几天跑低温的时候出问题了,看来还是有必要添加时序约束的
发表于 2010-9-17 10:21:15 | 显示全部楼层
发表于 2010-9-17 10:51:35 | 显示全部楼层
好东西,谢谢
 楼主| 发表于 2010-11-4 15:32:29 | 显示全部楼层
回复 5# zsan566


    怎么了?您下载没成功?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:34 , Processed in 0.032396 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表