为什么时钟与寄存器之间加入buffer会增强时钟驱动能力

雨打溪风 · 发表于 2010-8-10 11:27:13

您需要登录才可以下载或查看，没有账号？注册

x

RT。请教各位大虾~小弟不甚感激~~

雨打溪风 · 发表于 2010-8-10 11:28:16

先顶~~~~~~~~

Syks · 发表于 2010-8-10 11:31:21

莫非不是全局时钟？

还是对外？

我将真事隐去 · 发表于 2010-8-11 08:26:01

问题问的不好。
谁知道你说的buf是什么东西？到底是ASIC还是FPGA里的？
问问题总要把问题的环境交代清楚吧~~

名字起的怪好的，这个问题太差了

雨打溪风 · 发表于 2010-8-11 10:27:02

问题问的不好。
谁知道你说的buf是什么东西？到底是ASIC还是FPGA里的？
问问题总要把问题的环境交代清楚吧~~

名字起的怪好的，这个问题太差了
我将真事隐去发表于 2010-8-11 08:26

登录/注册后可看大图

不好意思。哈哈。我的是ASIC的。这buf在ASIC和FPGA不一样么

AmoiBB · 发表于 2010-8-11 11:34:37

路过帮顶，呵呵

heartofknight · 发表于 2010-10-26 14:29:01

路过！！！！！！

wangjunweiair · 发表于 2010-10-26 20:12:03

学习了呵呵

wangjunweiair · 发表于 2010-10-26 20:16:47

zzh_0217 · 发表于 2011-5-30 01:35:37

额应该是可以保持驱动强度吧

[原创] 为什么时钟与寄存器之间加入buffer会增强时钟驱动能力