55/65nm工艺对数字后端的影响

destiny21 · 发表于 2010-9-3 21:42:06

对于65nm以下的工艺，几个方面要注意:
1. 最好保持一致的poly direction，以确保最少的variation.
2. wire的电阻会比.13明显增大，所以routing length不能太长，不能动辄1000um这么绕，多长的wire需要插一个repeat ...
yohuang 发表于 2010-7-10 14:42

登录/注册后可看大图

好牛啊~~~
补充几点~~~
1 功耗问题越来越重要
2 DRC，DFM等设计规则越来越复杂

bobxx1234 · 发表于 2010-9-4 11:35:25

顶一下…………

jacke_jacke · 发表于 2010-9-4 19:53:49

了解。。。

linglingfa · 发表于 2010-9-4 21:24:38

1 低功耗技术的使用
2 时序分析：进行多端角多模式分析，与噪声结合分析，与功耗结合分析
3 信号完整性问题，进行噪声分析
4 功耗分析：IR drop ，电迁移
5 可制造型分析：金属密度分析，与光刻相关的光学近似校验、移相掩膜等相关规则的检查等

kette · 发表于 2010-9-15 15:56:51

下下来看看先，谢谢楼主

kuyu200 · 发表于 2010-9-15 16:39:49

下来看看谢LZ

sinyxu · 发表于 2010-9-17 14:03:24

kan yi kan

htho55 · 发表于 2010-9-18 21:40:13

Thanks for your sharing!

随风奔跑 · 发表于 2010-9-18 22:27:21

很不错的帖子

razor1 · 发表于 2010-9-21 20:31:40

终于放上来了，谢谢了哦！

[求助] 55/65nm工艺对数字后端的影响

站长推荐 /2