请教

小焊盘

最近有两个问题，请高手赐教

1、FPGA编译得到的 *.pof /*.sof 是否有办法的到 *.VHD文件、*.v等输入文件 ？

2、最近用Modelsim ，逻辑用行为仿真不对数据无输出（红线），用布线后仿真输出是正确的，为何？

谢谢！

小焊盘

NO body ?

eaglelsb

最好将你要请教的内容写在标题里，让人家知道你要问什么。
1. 一般来说是不行的，就算是你有手段，弄到网表，想将网表转成原先的代码，也很困难，并且是机器生成的那种，与原先相差很远。
2.你好好检查下你的代码，也许是因为部分逻辑不正确，但是工具在综合等处理后，按照一种算法转化成了电路，所以正常了。但是，不要指望工具能一定正确地明白你的意思，也许下一定它在处理时就会按另一种意思去决定。

小焊盘

谢谢！我再好好看看我的代码。