在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: analogmind

[讨论] low-k 的材料会不会容易被ESD击穿

[复制链接]
发表于 2010-6-9 13:19:11 | 显示全部楼层


最近看了一下TSMC的文档,low-k的击穿问题在45nm中应该问题不大。
TSMC做low-k的TDDB测试用的是20~30V的脉冲电压和70nm的线间距,失效时间应该在毫秒级。所以对于纳秒级的ESD脉冲来说应该没有问题。不过对32nm以后的 ...
analogmind 发表于 2010-6-1 12:44



赞一个!
发表于 2010-6-9 13:32:53 | 显示全部楼层


12楼的,你说,“当然ESD大电流在开启电阻上的压降太高肯定会有击穿内核电路的危险”,想问下,大电阻不就是为了让ESD电流迅速减小么,相当于断路啦,这样不就不会打到内部芯片了么?是不是你说反了?
hujunhfut 发表于 2010-6-8 19:01


无论是Transient trigger 还是broken down的power clamp,都有一定的导通电阻,这会产生一个导通压降。越小的power clamp,导通电阻越大,同样esd电流情况下产生的压降就越大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:43 , Processed in 0.016869 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表