设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 德州仪器技术分享 › TI 处理器 › 菜鸟请教一个verilog问题
12
返回列表 发新帖
楼主: gn165625076

[讨论] 菜鸟请教一个verilog问题

[复制链接]
lightna
发表于 2010-6-8 01:53:39 | 显示全部楼层
纯组合逻辑用阻塞，纯时序逻辑用非阻塞，always语句中最好都使用非阻塞赋值语句，一般这样判断就够了。
回复 支持 反对

举报

cuizj_163
发表于 2010-6-22 08:53:57 | 显示全部楼层
studying!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yuqd
发表于 2010-7-5 19:47:59 | 显示全部楼层
该verilog完全不可综合，鉴定完毕！ 1# gn165625076
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 06:25 , Processed in 0.016665 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表