在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9094|回复: 27

[原创] 做数字低功耗设计

[复制链接]
发表于 2010-4-21 16:13:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sdwsh 于 2012-2-16 14:24 编辑

数字SOC低功耗设计已经是不可避免的趋势了,完成一个超低功耗芯片设计并不是简单的事情,因为其中牵扯的事情太多了。现今cadence和synopsys都推出了低功耗设计流程,但是后端的实现并不能对功耗降低造成最大影响。因此本群的宗旨是从系统级别开始的完整低功耗设计。

我们一起来学习讨论从系统级别开始的低功耗设计,直到tape-out
发表于 2010-4-21 19:28:44 | 显示全部楼层
有兴趣,报名了
发表于 2011-7-30 17:01:51 | 显示全部楼层
呵呵。。。有兴趣
发表于 2011-8-1 21:19:49 | 显示全部楼层
有兴趣,报名了。
发表于 2012-2-8 22:08:37 | 显示全部楼层
怎么这么点人感兴趣呀???
发表于 2012-2-11 14:08:42 | 显示全部楼层
有兴趣,加入啦
发表于 2012-2-16 10:06:36 | 显示全部楼层
建议也成立一个MSN group,thanks
发表于 2012-6-5 15:46:17 | 显示全部楼层
有兴趣,加入啦
发表于 2012-6-5 18:37:30 | 显示全部楼层
表示有兴趣,申请加入!
发表于 2012-6-5 20:03:02 | 显示全部楼层
有兴趣,加入了能干嘛?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 05:44 , Processed in 0.027141 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表