在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: forecyk

[资料] UART串口—verilog VHDL

[复制链接]
发表于 2013-5-8 18:04:11 | 显示全部楼层
kankan
发表于 2013-8-6 13:40:04 | 显示全部楼层
注释不太全啊~~~~
发表于 2013-8-6 15:35:23 | 显示全部楼层
学习学习!!!
发表于 2014-3-10 13:49:04 | 显示全部楼层
谢谢谢谢
发表于 2014-10-15 10:52:33 | 显示全部楼层
谢谢分享,学习学习
发表于 2015-12-3 22:40:31 | 显示全部楼层
不错,谢谢了,好资料,呵呵
发表于 2015-12-11 10:37:35 | 显示全部楼层
好东西,谢谢楼主了~~~
发表于 2015-12-26 13:05:53 | 显示全部楼层
thanks
发表于 2016-7-16 22:54:07 | 显示全部楼层
好东西,正学习
发表于 2016-7-16 22:55:19 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 15:49 , Processed in 0.027513 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表