在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2011-4-7 09:01:49 | 显示全部楼层
下载了,谢谢楼主!!
发表于 2011-4-12 20:12:35 | 显示全部楼层
看看。。。。
发表于 2011-4-12 20:14:21 | 显示全部楼层
看看。。。。
发表于 2011-4-27 15:24:31 | 显示全部楼层
THANKS!!
头像被屏蔽
发表于 2011-5-13 16:55:37 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2011-5-20 12:50:31 | 显示全部楼层
回复 1# raneewu


    谢谢了   正找呢
发表于 2011-8-12 21:19:12 | 显示全部楼层
看一看
发表于 2011-8-13 20:59:59 | 显示全部楼层
3ks very much!
发表于 2011-8-13 21:02:36 | 显示全部楼层
谢谢分享啊!
发表于 2011-8-13 21:04:30 | 显示全部楼层
学习中!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:54 , Processed in 0.029906 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表