设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计

1 2 3 456 7 8 9 10 ... 12 / 12 页下一页

发新帖

楼主: raneewu

可综合的Verilog RISC CPU设计

发表于 2010-12-30 13:13:10 | 显示全部楼层

dingQQQQQQQQQQQQQQQQQQQQQQQQQQQQQq

回复支持反对

发表于 2011-1-19 23:27:51 | 显示全部楼层

似乎很强大，看啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-25 20:20:42 | 显示全部楼层

thanks

回复支持反对

发表于 2011-2-5 13:28:05 | 显示全部楼层

看看！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-17 16:12:43 | 显示全部楼层

多谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-11 00:24:15 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-17 13:03:36 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-17 13:48:44 | 显示全部楼层

谢谢分享，

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-19 22:32:17 | 显示全部楼层

THANK YOU

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-6 11:49:20 | 显示全部楼层

没钱啊，呵呵，发言看贴

回复支持反对

1 2 3 456 7 8 9 10 ... 12 / 12 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 09:02 , Processed in 0.025442 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表