在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2010-4-20 16:48:12 | 显示全部楼层
谢谢哦
发表于 2010-4-20 19:01:26 | 显示全部楼层
好东西啊
发表于 2010-4-20 19:03:33 | 显示全部楼层
好东西
发表于 2010-4-20 23:05:12 | 显示全部楼层
感谢楼主!
发表于 2010-4-21 19:40:46 | 显示全部楼层
good things ,tnanks
发表于 2010-4-22 10:43:07 | 显示全部楼层
kankan
发表于 2010-4-22 13:28:25 | 显示全部楼层
可综合的Verilog RISC CPU设计
发表于 2010-4-23 10:54:51 | 显示全部楼层
kankan 3x
发表于 2010-5-2 12:00:35 | 显示全部楼层
OKOKok
发表于 2010-8-8 16:51:34 | 显示全部楼层
我正在设计这个,可以拿来参考!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:06 , Processed in 0.027719 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表