在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21415|回复: 75

[资料] 数字信号处理的FPGA实现(第2版)的光盘代码(VHDL和Verilog源代码)

[复制链接]
发表于 2010-1-13 14:01:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近买了这本书,作  者: (美)迈耶-贝斯Meyeer-Baese,U.) 著,刘凌 译看着不错,附带的光盘中提供了示例的Vhdlverilog源代码,有喜欢的请下载!

vhdl.rar

245.64 KB, 下载次数: 430 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog.rar

322.74 KB, 下载次数: 545 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-1-13 17:47:37 | 显示全部楼层
very good~~~~
发表于 2010-1-31 11:52:19 | 显示全部楼层
正好需要
发表于 2010-1-31 15:21:50 | 显示全部楼层
真是及时雨啊,谢谢
发表于 2010-5-24 19:34:51 | 显示全部楼层
下来看看
发表于 2010-5-31 10:19:14 | 显示全部楼层
这个是好东西!
发表于 2010-6-9 10:52:14 | 显示全部楼层
好东西,顶起来
发表于 2010-7-29 21:26:52 | 显示全部楼层
谢谢楼主,正好在学习这个呢
发表于 2010-7-30 00:53:57 | 显示全部楼层
好 好hao hao
发表于 2010-7-30 15:46:04 | 显示全部楼层
1# hong0335
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:17 , Processed in 0.033030 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表