设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 语言实例大全

1 2 3 4 5 6 789 / 9 页下一页

发新帖

楼主: oiyotreytr

[资料] Verilog 语言实例大全

发表于 2016-5-30 14:08:57 | 显示全部楼层

之前下载过，为什么都没有看过？

回复支持反对

发表于 2016-5-30 14:12:52 | 显示全部楼层

回复 1# oiyotreytr

这个是VHDL的吧？并且好像比较不清晰！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-6-1 08:42:00 | 显示全部楼层

实用！！！！感谢了~

回复支持反对

发表于 2016-10-5 13:50:58 | 显示全部楼层

ghaodongxi

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-7 10:14:56 | 显示全部楼层

看看!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!1

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-10-15 09:13:05 | 显示全部楼层

不错好

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-16 11:51:49 | 显示全部楼层

谢谢分享。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-5-23 02:31:21 | 显示全部楼层

非常感謝~~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-9 11:46:55 | 显示全部楼层

多谢楼主分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-9 14:41:23 | 显示全部楼层

Interesting

回复支持反对

1 2 3 4 5 6 789 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-23 14:35 , Processed in 0.034482 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表