设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 语言实例大全

1 2 3 4 567 8 9 / 9 页下一页

发新帖

楼主: oiyotreytr

[资料] Verilog 语言实例大全

发表于 2012-4-16 10:15:27 | 显示全部楼层

y=round(fft(x))

回复支持反对

发表于 2012-4-16 10:17:35 | 显示全部楼层

thanks！！！！！！！！！！！！！！！1

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-5-10 21:07:36 | 显示全部楼层

好东西啊

回复支持反对

发表于 2012-5-10 21:34:26 | 显示全部楼层

不错！谢谢诶！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-7-28 00:58:46 | 显示全部楼层

Verilog HDL高级数字设计

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-7-28 13:07:40 | 显示全部楼层

非常感谢啊，最近正需要

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-7-30 11:13:58 | 显示全部楼层

XUEXI XUEXI ``````

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-7-30 19:46:01 | 显示全部楼层

perfect...

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-8-2 00:10:14 | 显示全部楼层

实用的东东哦支持支持！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-8-2 21:12:36 | 显示全部楼层

写的怎么样呀？下载的人说一下吧

回复支持反对

1 2 3 4 567 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-19 20:25 , Processed in 0.027038 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表