在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lygg093

编写高效的测试设计(verilog/vhdl)

[复制链接]
发表于 2010-7-25 23:01:27 | 显示全部楼层
学习一下
发表于 2010-7-27 12:52:12 | 显示全部楼层
hao dongxi hao de
发表于 2010-8-11 22:07:55 | 显示全部楼层
ddddddddddd
发表于 2010-8-11 22:11:25 | 显示全部楼层
好的,用来学习
发表于 2010-8-11 23:39:01 | 显示全部楼层
发表于 2010-8-12 00:18:55 | 显示全部楼层
正需要testbench的教程呢,谢谢
发表于 2010-9-11 09:46:16 | 显示全部楼层
DING~~~~~~~~~··
发表于 2010-9-11 10:04:00 | 显示全部楼层
下载来看看再说
发表于 2010-9-13 21:14:49 | 显示全部楼层
??????
发表于 2010-9-16 10:40:05 | 显示全部楼层
xialekankan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 21:26 , Processed in 0.032210 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表