在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: hudie2002

同一代码不同FPGA器件后仿结果不同是怎么回事?

[复制链接]
 楼主| 发表于 2009-11-20 05:46:18 | 显示全部楼层
谢谢解答!
发表于 2009-11-22 16:48:59 | 显示全部楼层
6楼回答正解
发表于 2009-11-24 22:12:52 | 显示全部楼层
出这种事情,原因就是你设计不对。
用formality看看,肯定有很多问题,导致在不同器件综合出来功能不一致。
其实你把VHDL设计叫做程序,就注定了这个设计问题比较大,呵呵。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:10 , Processed in 0.018318 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表