从encounter中向virtuoso导入GDS文件的相关问题

lztogether

各位大虾和牛牛，小弟最近在学习用cadence 提供的workshop学习库做APR，在做的过程中，碰到了以下问题。
     本人按照workshop中的PDF文件上的说明步骤，完成了soce 中该完成的步骤。接下来是将版图导入到cadence virtuoso中去做DRC和lvs。在导入的过程中遇到了不少疑问：在encounter中
design-save-GDS\netlist\DEF.最后生成三个文件(CHIP.gds,CHIP.v,CHIP.def)，将CHIP.gds导入到virtuoso中时，芯片的框架都出来了（如PAD 等的轮廓），但是版图的层次不对（比如，在encouter中是metal1对应的到virtuoso中就变成了poly），而且standard cells和ram都看不到（只有一个个黑框）。请问这是哪里出来问题呢？在stream in design过程中 ASCII technology file name 填入的.tf文件 是用哪个工艺的库的文件。我问过其他人说cadence 提供的workshop学习库是tsmc的0.18的库，他们说在virtuoso中只要是tsmc018的.tf文件就可以了，但我导出来不对。请问到底是哪里出了问题呢。写的有点罗嗦 见谅！

sunsibing

soc 导出gds时需要填写一个map文件，你填了没有，这个应该是厂家给的

lztogether

他自己就填好了 map file中他自动填了streamout.map

MATY

应该是你的.tf文件的问题

lztogether

你的意思是说.tf文件不对应吗？ 听人说只要是tsmc018工艺的.tf文件就可以了呀。

sunshinell

原帖由 lztogether 于 2009-9-21 13:24 发表

                               
登录/注册后可看大图

他自己就填好了 map file中他自动填了streamout.map

那个tool的default值就是streamout.map。实际的map文件需要你自己导入一个，一般在库文件中有lef2gds.map之类的。
还有streamout时要把你用到的IP的gds merge进去，否则，你只能看见顶层的metal之类的。

lztogether

我从Cadence下载的供学习用的库中，只有以下几个文件夹：captable,cdb,lef,lib这四个文件夹。map 文件只能找到一个streamout.map，找不到楼上说的那种map文件. 还有楼上说的IP的GDS merge进去，请问你所说的IP的GDS是自己去产生还是本身就有的呢？我看到他的说明上写着导入CHIP.gds后 还要导入core.gds和io.gds （你说的IP的gds文件是指类似这两个文件的文件吗？）但我也没有这两个文件，请问这两个文件是怎么来的呢

sunshinell

你打开streamout.map看看啊。还有就是默认的virtuoso的tech file与这个map文件定义不一致哈。
那个gds应该是库文件，foundry提供的。如果你做的lab training的话，应该lab自己带有的。但是你写的这几个文件夹没有啊。

leikang

谢谢，

xinchao628

应该就是*.map 文件的 问题。