在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4191|回复: 16

FPGA Implementation of FIR Filters Using Add and Shift Method

[复制链接]
发表于 2009-8-18 21:05:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
a method for implementing high speed
Finite Impulse Response (FIR) filters using just registered adders
and hardwired shifts. We extensively use a modified common
subexpression elimination algorithm to reduce the number of
adders. We target our optimizations to Xilinx Virtex II devices
where we compare our implementations with those produced by
Xilinx CoregenTM using Distributed Arithmetic. We observe up
to 50% reduction in the number of slices and up to 75%
reduction in the number of LUTs for fully parallel
implementations. We also observed up to 50% reduction in the
total dynamic power consumption of the filters. Our designs
perform significantly faster than the MAC filters, which use
embedded multipliers.

fir_add_shift.pdf

294.65 KB, 下载次数: 125 , 下载积分: 资产 -2 信元, 下载支出 2 信元

fir_add_shift.ppt.zip

451.24 KB, 下载次数: 112 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-8-19 07:59:21 | 显示全部楼层
thanks
发表于 2009-8-19 08:00:36 | 显示全部楼层
thanks
发表于 2009-8-19 08:40:53 | 显示全部楼层
fffffffffffffffffff
发表于 2009-8-19 09:13:02 | 显示全部楼层
have a look
thanks
发表于 2009-8-19 09:14:10 | 显示全部楼层
thanks a lot
发表于 2010-7-15 11:13:28 | 显示全部楼层
Thanks for sharing!
发表于 2010-7-15 14:26:30 | 显示全部楼层
谢谢分享
发表于 2011-1-24 22:36:58 | 显示全部楼层
THANKS
发表于 2011-2-24 20:58:15 | 显示全部楼层
回复 1# kevinwjs


    aaaaaaaaaaaaaa
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:01 , Processed in 0.031818 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表