设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence NC-Verilog Simulator Help v8.2, Add v9.2

1 2 3 456 7 8 9 / 9 页下一页

发新帖

楼主: bestwonbin

[资料] Cadence NC-Verilog Simulator Help v8.2, Add v9.2

发表于 2010-4-7 01:10:49 | 显示全部楼层

学习学习

回复支持反对

发表于 2010-5-14 11:49:37 | 显示全部楼层

cool guy , thanks a lot

回复支持反对

发表于 2010-6-3 00:17:55 | 显示全部楼层

thank , good ! it is help for me

回复支持反对

发表于 2010-6-3 01:29:42 | 显示全部楼层

决定抛弃Ｍｏｄｅｌｓｉｍ了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-3 02:34:57 | 显示全部楼层

Thanks a lot !!!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-3 11:53:49 | 显示全部楼层

good material

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-3 15:16:01 | 显示全部楼层

终于找到了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-3 16:32:24 | 显示全部楼层

thank you very much

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-3 19:49:56 | 显示全部楼层

收下，多谢~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-3 21:37:15 | 显示全部楼层

学习中，正需要一，下了，多谢楼主

回复支持反对

1 2 3 456 7 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 14:32 , Processed in 0.025836 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表