设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 基于FPGA的全数字锁相环设计
1 ...2345678910
返回列表 发新帖
楼主: 晨光一缕

基于FPGA的全数字锁相环设计

[复制链接]
windwithgone
发表于 2018-2-4 16:31:48 | 显示全部楼层
Trash，啥玩意啊？去ieee上看看paper吧
回复 支持 反对

举报

forlsy
发表于 2018-3-7 22:49:16 | 显示全部楼层
it's just another paper on PLL, nothing new......
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

opqfeixue
发表于 2018-3-10 15:35:24 | 显示全部楼层
感谢分享。
回复 支持 反对

举报

shidiqi
发表于 2018-11-2 14:24:50 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

vrqq
发表于 2018-11-6 14:13:10 | 显示全部楼层
谢谢楼主分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

逸昕怡忆
发表于 2019-7-31 14:44:35 | 显示全部楼层
太老了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

华胥之国
发表于 2019-8-2 14:55:26 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 07:45 , Processed in 0.023760 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表