在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17968|回复: 153

2009,Altera FPGA首席结构设计师写的SIV高速部分内部结构,中文

[复制链接]
发表于 2009-5-22 14:16:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这个是Altera FPGA首席结构设计师写的SIV高速部分内部结构,
李博士是华裔,这个资料有中英两个版本, 很难得的中文资料 , 两个版本内容基本一致,只放中文了,(其实通过各种渠道,只得到了中文的+_+)
资料写的很详细,也很细致,从高速接口的数据通道结构,到时钟,电源如何设计都有,看了后,受益很多,(尤其是高速收发的信号均衡部分 理论分析写的很容易懂)


文件很大,转PDF 后压了下,

[ 本帖最后由 sched 于 2009-5-24 13:34 编辑 ]

SIV高速接口内部结构.rar

1.99 MB, 下载次数: 714 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-5-22 14:27:32 | 显示全部楼层
为防止意注册及机器灌水请回答以下简单问题:99-1=?(答案:98)
发表于 2009-5-22 14:30:29 | 显示全部楼层
为防止意注册及机器灌水请回答以下简单问题:99-1=?(答案:98)
 楼主| 发表于 2009-5-22 14:47:11 | 显示全部楼层
? 楼上有什么问题啊?
发表于 2009-5-22 16:52:13 | 显示全部楼层
楼主昨天也在那个workshop?
发表于 2009-5-22 17:48:06 | 显示全部楼层
good ~thank a lot
头像被屏蔽
发表于 2009-5-22 21:52:53 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-5-22 22:21:05 | 显示全部楼层
GGGGGGGGGGGGGGGGGG
发表于 2009-5-22 22:22:47 | 显示全部楼层
DDDDDDDDDDDDDDDDDD
发表于 2009-5-23 08:01:15 | 显示全部楼层
好,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 08:53 , Processed in 0.043831 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表