设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...

1 2 3 456 7 8 9 10 ... 14 / 14 页下一页

发新帖

楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

发表于 2010-4-23 10:13:55 | 显示全部楼层

谢谢，看一下！

回复支持反对

发表于 2010-4-24 11:31:22 | 显示全部楼层

谢谢lz分享

回复支持反对

发表于 2010-4-26 14:39:13 | 显示全部楼层

数字滤波器啊。。。。。。

回复支持反对

发表于 2010-5-9 22:24:52 | 显示全部楼层

谢谢提供

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-9 22:26:32 | 显示全部楼层

好资料！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-9 22:41:19 | 显示全部楼层

学习下！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-20 21:51:37 | 显示全部楼层

入门级的介绍，对菜鸟有帮助，高手就不要看了...

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-25 09:28:28 | 显示全部楼层

谢谢楼主 1# fudabaobao

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-25 10:13:35 | 显示全部楼层

多谢楼主，

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-2 09:58:44 | 显示全部楼层

thanks

回复支持反对

1 2 3 456 7 8 9 10 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-18 23:03 , Processed in 0.025623 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表