在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2009-12-15 23:37:40 | 显示全部楼层
现在正在搞这个东东
发表于 2009-12-22 15:20:34 | 显示全部楼层
GOOD!
发表于 2010-1-23 21:42:17 | 显示全部楼层
顶顶顶!!!
发表于 2010-3-1 16:37:35 | 显示全部楼层
谢谢! 要看看呀.
发表于 2010-3-4 22:55:41 | 显示全部楼层
谢谢分享
发表于 2010-3-15 18:28:46 | 显示全部楼层
顶一下!!!
发表于 2010-3-15 19:56:59 | 显示全部楼层
thanks
发表于 2010-3-15 19:59:27 | 显示全部楼层
顶一下,下载!!
发表于 2010-3-16 14:20:42 | 显示全部楼层
good,thx!
发表于 2010-3-16 17:24:53 | 显示全部楼层
谢谢楼主。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:15 , Processed in 0.028881 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表