在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2245|回复: 5

一些FPGA设计资料与大家共享

[复制链接]
发表于 2009-4-26 10:37:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一些FPGA设计资料与大家共享!

HDL编码风格与编码指南.pdf

32.66 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

HDL的可综合设计简介.pdf

279.48 KB, 下载次数: 2 , 下载积分: 资产 -2 信元, 下载支出 2 信元

VHDL几个常见问题的讨论.pdf

17.84 KB, 下载次数: 4 , 下载积分: 资产 -2 信元, 下载支出 2 信元

定点乘法器设计(中文).pdf

459.86 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

读写数据宽度不同的异步FIFO设计.PDF

148.17 KB, 下载次数: 5 , 下载积分: 资产 -2 信元, 下载支出 2 信元

如何用HDL中设计高效率的比较器.pdf

329.99 KB, 下载次数: 2 , 下载积分: 资产 -2 信元, 下载支出 2 信元

如何在HDL中设定状态机上电初始状态.pdf

25.08 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

同步复位与异步复位.pdf

271.44 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

消除CPLD/FPGA器件设计中的毛刺.pdf

205.1 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

一种新结构异步FIFO的ASIC设计.PDF

349.37 KB, 下载次数: 2 , 下载积分: 资产 -2 信元, 下载支出 2 信元

在VHDL中使用层次设计(Cypress).pdf

52.12 KB, 下载次数: 4 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-4-26 12:06:24 | 显示全部楼层
谢谢。看看了
发表于 2009-4-26 15:47:33 | 显示全部楼层
谢谢啦。
发表于 2009-4-26 15:56:02 | 显示全部楼层
不过有的过于简单,希望分享一点层次化设计中顶层设计实现的技术,比如如何将底层文件联合起来在Quartus上调试的方法和testbench相关的设计与测试。
发表于 2009-4-26 16:30:01 | 显示全部楼层

怎么每次都是98???
发表于 2014-11-19 21:14:58 | 显示全部楼层
资产480 信元 发贴收入80 信元 推广收入0 信元 附件收入475 信元 下载支出125 信元 阅读权限20 在线时间9 小时 注册时间2007-9-28 最后登录2009-5-
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 11:28 , Processed in 0.028987 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表