在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: surething

Advanced Xilinx Fpga Design With Ise 指南

[复制链接]
发表于 2009-3-23 08:55:31 | 显示全部楼层
贴个目录
Section 1 : Optimize Your Design for Xilinx Architecture
– Core Generator System
• Lab : Core Generator System Flow
Section 2 : Achieving Timing Closure
– Timing Closure with Timing Analyzer
– Global Timing Constraints
• Lab : Global Timing Constraints
– Advance Timing Constraints
• Lab : Achieving Timing Closure with Advance Constraints
Section 3 : Improve Your Timing
– Floorplanner
• Lab: Floorplanner
Section 4 : Reduce Implementaion Time
– Incremental Design Techniques
• Lab : IDT Flow
– Modular Design Techniques
• Lab : MDT Flow
Section 5 : Reduce Debug Time
– FPGA Editor: Viewing and Editing a Routed Design
• Lab: FPGA Editor
Section 6 : On-Chip Verification and Debugging
– ChipScope Pro
• Demo
Section 7 : Course Summary
Optional Topics
– Power Estimation with Xpower
– Advance Implementation Options
– Embedded Solutions with Power PC/MicroBlaze and Embedded Development Kit (EDK)
– Xtreme DSP Solutions with System Generator

要是能把lab的代码页发上来就更好了。
发表于 2009-3-25 01:12:03 | 显示全部楼层
谢谢分享啊!楼主好人哦!
发表于 2009-3-25 10:57:00 | 显示全部楼层
正想看看ISE的书,本人有点郁闷近来
发表于 2009-3-25 11:01:58 | 显示全部楼层
好好好,下来看看
发表于 2009-3-25 11:22:49 | 显示全部楼层
eetop
发表于 2009-4-14 14:25:15 | 显示全部楼层
谢谢,看看
发表于 2009-5-4 21:08:05 | 显示全部楼层
好东西,谢谢
发表于 2009-5-5 13:01:11 | 显示全部楼层
Thanks a lot
发表于 2009-5-16 16:41:06 | 显示全部楼层
资料太老了
发表于 2009-6-21 02:48:27 | 显示全部楼层
资料不错,多谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:11 , Processed in 0.029521 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表