FPGA新手,该用verilog 还是VHDL?

nuaacym · 发表于 2009-1-25 14:56:15

是学医疗成像仪器的学生，需要用FGPA做一些控制工作，控制光源和探测器的移动，以及光源的关和开。
以前没用过FPGA，对于我来说是学verilog还是VHDL好？因为我不是做微电的，听说过这么一个说法，如果做芯片
用verilog好，如果做一般的控制用VHDL好。在这里想听听大家的看法！

nuaacym · 发表于 2009-1-25 15:00:06

是学医疗成像仪器的学生，需要用FGPA做一些控制工作，控制光源和探测器的移动，以及光源的关和开。
以前没用过FPGA，对于我来说是学verilog还是VHDL好？因为我不是做微电的，听说过这么一个说法，如果做芯片
用verilog好，如果做一般的控制用VHDL好。在这里想听听大家的看法！

Paul_Lee · 发表于 2009-1-26 03:12:31

谢谢啦。祝大家春节快乐！

williamseu1984 · 发表于 2009-1-26 21:29:54

我认为如果想要在FPGA这一块有所作为的话，最好两种语言都要学。可以先从VHDL入手，因其风格非常严谨，对初学数字设计的人很有好处。之后再学verilog，不学人生不完整，因为这样能利用的资料更多。在两种语言都学了的基础上，以一种语言为主打编程语言，另一种语言为辅助。这是我的个人意见哦

lcl6000 · 发表于 2009-1-26 23:08:15

非专业的还是学VHDL

Paul_Lee · 发表于 2009-1-27 08:36:00

谢谢大家这么多的回复，我决定从VHDL开始入手了。

wangde12 · 发表于 2009-1-27 13:14:07

2样都学，先VHDL。

goodknight · 发表于 2009-1-29 00:40:43

verilog比較容易上手，verilog+1

Paul_Lee · 发表于 2009-1-30 12:19:53

已经开始学VHDL了，谢谢哈

goent · 发表于 2009-1-31 15:48:04

FPGA和芯片是两个概念，请您分清楚，芯片设计要复杂得多。至于Verilog HDL还是VHDL，这应该问题不是很大，它只是一种语言，用于描述设计的，电路设计清楚了，只是表达方法不一样罢了。

谢谢啦