设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verification Methodology Manual SystemVerilog Self- ...

12 / 2 页下一页

发新帖

查看: 3053|回复: 12

Verification Methodology Manual SystemVerilog Self-Paced Tutorial

发表于 2008-10-13 20:57:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Verification Methodology Manual Systemverilog Self-Paced Tutorial

vmm_tutorial_sv.pdf

349.04 KB, 下载次数: 122 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2009-6-11 02:23:33 | 显示全部楼层

Thanks a lot !!!!!!!!!!!!

回复支持反对

发表于 2010-1-29 13:18:13 | 显示全部楼层

1# clarkkevin have a look

回复支持反对

发表于 2010-3-11 11:40:22 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-3-11 11:52:02 | 显示全部楼层

thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-11 13:00:27 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-22 19:35:13 | 显示全部楼层

thank you!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-28 23:00:29 | 显示全部楼层

xiexie!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-14 21:52:31 | 显示全部楼层

good reference for hardware design

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-14 23:15:37 | 显示全部楼层

cheer up, thx, thx.

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-25 23:01 , Processed in 0.030728 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表