在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15334|回复: 14

dump 出的vhdl波形debussy不认识

[复制链接]
发表于 2008-8-28 09:44:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用vcs0606做verilog和vhdl的混合仿真时,dump出fsdb的波形,由于项目里有verilog和vhdl两种代码,因此从nTrace向nWave加波形时,报unrecognized signal,
问题1:对于混合仿真PLI(fli),如何加
问题2:library novas;use novas.pkg.all;在哪加,顶层(我的顶层为verilog),还是本vhdl module
问题3:fsdbDumpfile,在顶层加是不是就够了,本vhdl module应该不用加了吧

望大侠指导。


经查将novas.vhd 加进来可以,可是还是不行。


附:modelsim dump vhdl的方法
1、编辑modelsim根目录下的modelsim.ini文件,将; Veriuser = veriuser.sl 更换为Veriuser = novas_fli.dll。

2、将C:\Novas\Debussy\share\PLI\modelsim_fli54\WINNT下的novas_fli.dll 拷贝至C:\Modeltech_6.1d\win32中

3、将C:\Novas\Debussy\share\PLI\modelsim_fli54\WINNT下的novas.vhd拷贝至工程所在目录

4、打开modelsim,在工程所在目录新建一个novas的LIB,然后编译novas.vhd文件。

5、在testbentch中增加library novas;use novas.pkg.all;

6、在testbentch中添加
  debussy_debug:process
  begin   
    fsdbDumpfile("**.fsdb");
    fsdbDumpvars(0,"顶层文件名(有testbench的话即为testbench名)");
    wait;
  end process debussy_debug;
7、编译整个工程,然后仿真
8、打开debussy, import design加载文件,设置好顶层文件,打开nWARE,加入信号即可
发表于 2008-9-14 21:40:22 | 显示全部楼层
如果fsdb不好用,那就方vcd文件,debussy或verdi读vcd时会自动压成fsdb,nc可以直接生成fsdb,或使用tcl生成fsdb
发表于 2008-9-18 15:03:07 | 显示全部楼层

同问

我得到的fsdb文件,在nTRACE向nWAVE转时,也出现unrecognized signal的错误,求解决方法。
发表于 2008-9-18 16:49:23 | 显示全部楼层
谁来解答呢?
发表于 2008-9-18 17:20:23 | 显示全部楼层
刚测试了一下,使用VCD File让Debussy读入后也是无法trace。
求解中阿。
 楼主| 发表于 2008-9-23 14:16:28 | 显示全部楼层
现在我感觉是由于vcs的问题,
它在dump波形之前就将vhdl的信号编译为了大写的了,所以它dump出来的信号都为大写的,
但verdi编译的信号为小写,所以就有了unrecognized signal

经查vcs有一个选项将,将小写转大写为的选项 -u
可是怎样将大写转为小写呢?


还有一个解决方法,就是换一个仿真器,如modelsim,试ing。。。
发表于 2008-9-25 17:16:40 | 显示全部楼层

RE

我是使用Modelsim Dump出来的fsdb文件,Import Design File后,读入fsdb文件,打开nWAVE能够看到仿真的波形,就是在波形中双击无法Trace到源代码。
PS,其中使用了Xilinx的库。Testing中。
发表于 2008-9-26 16:32:34 | 显示全部楼层
Debussy支持VHDL吗?
我不知道,问问而已
因为我一直用Verilog,在Modelsim中Dump出FSDB,在Debussy中一直都OK
静静等待答案
学习
发表于 2008-12-16 17:24:24 | 显示全部楼层
没有人解答阿
发表于 2010-12-31 11:54:56 | 显示全部楼层
同问  怎么让vcs dump下的vhdl fsdb波形变成小写啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 13:08 , Processed in 0.027447 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表