在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: lane1969

阈值电压为什么会变化?

[复制链接]
发表于 2017-3-14 14:25:27 | 显示全部楼层
有些影响因素没有在公式中
发表于 2017-3-16 14:31:18 | 显示全部楼层
什么是衬偏效应[url=]
编辑[/url]

而对于MOS-IC而言,在工作时,其中各个MOSFET的衬底电位是时刻变化着的,若对器件衬底的电位不加以控制的话,那么就有可能会出现场感应结以及源-衬底结出现正偏的现象;一旦发生这种现象时,器件和电路的沟道导电作用即告失效。所以,对于IC中的MOSFET,需要在衬底与源区之间加上一个适当高的反向电压,以使得场感应结始终保持为反偏状态,该所加的电压就称为衬偏电压,这样一来即可保证沟道始终能够正常导电。简言之,衬偏电压就是为了防止MOSFET的场感应结以及源结和漏结发生正偏、而加在源-衬底之间的反向电压。
由于加上了衬偏电压的缘故,即会引起若干影响器件性能的现象和问题,这就是衬偏效应(衬偏调制效应),又称为MOSFET的体效应。
同时,这种衬偏电压的作用,也就相当于是一个JFET的功能——沟道-衬底的场感应p-n结作为栅极,从下面来控制MOSFET的输出电流Ids。所以,对于加有衬偏电压的MOSFET,从工作本质上来说,可看成是由一个MOSFET和一个JFET并联而成的器件,只不过其中JFET的作用在此特别称为MOSFET的体效应而已。这就是说,加上衬偏电压也就相当于引入了一个额外的JFET。

衬偏效应对器件性能的影响:[url=]
编辑[/url]


①阈值电压升高
MOSFET在出现沟道(反型层)以后,虽然沟道下面的耗尽层厚度达到了最大(这时,栅极电压即使再增大,耗尽层厚度也不会再增大);但是,衬偏电压是直接加在源-衬底之间的反向电压,它可以使场感应结的耗尽层厚度进一步展宽,并引起其中的空间电荷面密度增加,从而导致器件的阈值电压VT升高。而阈值电压的升高又将进一步影响到器件的Ids及其整个的性能,例如栅极跨导降低等。衬底掺杂浓度越高,衬偏电压所引起的空间电荷面密度的增加就越多,则衬偏效应就越显著。例如,p阱-CMOS中的n-MOSFET,它的衬偏效应就要比p-MOSFET的严重得多。

②沟道电阻增大
由于衬偏电压将使场感应结的耗尽层厚度展宽、空间电荷面密度增加,所以,当栅极电压不变时,衬偏电压就会使沟道中的载流子面电荷密度减小,从而就使得沟道电阻增大,并导致电流减小、跨导降低等。

③产生背栅调制作用
当MOSFET在动态工作时,源极电位是不断在变化着的,则加在源-衬底之间的衬偏电压也将相应地随着而不断变化;这就产生所谓背栅调制作用,即呈现出一定JFET的功能。

④产生衬底电容
由于衬偏电压会引起背栅调制作用,使得沟道中的面电荷密度随着源极电位而发生变化,即产生了一种电容效应,这个电容就称为衬偏电容。衬偏电容的出现即将明显地影响到器件的开关速度。

⑤输出电阻降低
由于MOSFET在加有衬偏电压时,即将增加一种背栅调制作用,从而就额外产生出一个与此背栅调制所对应的交流电阻;于是,这就将使得器件的总输出电阻降低,并导致电压增益下降。所以,减小衬偏效应将有利于提高电压增益。

减弱或消除衬偏效应的措施[url=]
编辑[/url]

①降低衬底的掺杂浓度,或者减小氧化层厚度(增强栅极的控制能力)。
②把源极和衬底短接起来。这可以完全消除衬偏效应的影响,但是这需要电路和器件结构以及制造工艺的支持,并不是在任何情况下都能够做得到的。例如,对于p阱CMOS器件,其中的n-MOSFET可以进行源-衬底短接,而其中的p-MOSFET则否;对于n阱CMOS器件,其中的p-MOSFET可以进行源-衬底短接,而其中的n-MOSFET则否。
③改进电路结构来减弱衬偏效应。例如,对于CMOS中的负载管,若采用有源负载来代替之,即可降低衬偏调制效应的影响(因为当衬偏效应使负载管的沟道电阻增大时,有源负载即提高负载管的VGS来使得负载管的导电能力增强)。


V百科往期回顾
[url=]
[/url][url=]
[/url]



相关术语
纠错


场效应管



mosfet



电流源



传输门



欧姆接触



跟随器



离子注入



恒流源



低电平




相关电压
纠错


失调电压






[url=]
[/url][url=]
[/url][url=]
[/url][url=]
[/url][url=]
[/url]



词条统计
  • 浏览次数:0次
  • 编辑次数:7次历史版本
  • 最近更新:2014-10-28
  • 创建者:xmx028
































猜你喜欢
发表于 2017-12-13 09:38:21 | 显示全部楼层
学习了
发表于 2018-5-31 10:31:28 | 显示全部楼层
学习下,顶一个
发表于 2018-7-12 15:01:33 | 显示全部楼层
正需要这样的资料
发表于 2020-12-22 09:40:59 | 显示全部楼层
学习了
发表于 2021-1-14 23:48:56 | 显示全部楼层
VERY GOOD
发表于 2021-7-2 10:59:06 | 显示全部楼层


18351923586 发表于 2017-3-16 14:31
什么是衬偏效应
编辑
而对于MOS-IC而言,在工作时,其中各个MOSFET的衬底电位是时刻变化着的,若对器件衬底 ...


衬底偏置效应导致阈值电压的变化只能通过衬底和源端连接消除吗?
发表于 2021-7-2 11:03:00 | 显示全部楼层


luodongxu 发表于 2010-9-18 08:59
Vth与Ids有关吗?同一个管子,VBS=0,VDS也一样的情况下,Ids越大Vth越大,是吗?为什么? ...


根据漏电流公式,VBS=0,VTH在正常值,Id和(VGS-VTH)成 正比,不太理解你说的Id增大,Vth增大。一定情况下下,VTH是受电荷浓度影响的。
发表于 2021-8-11 10:45:12 | 显示全部楼层


lynker 发表于 2008-8-22 10:00
建议看一些BSIM3V3模型,了解一下深亚微米MOS器件模型。

阈值电压影响因素包括:


谢谢分享,学习一下。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 19:48 , Processed in 0.038621 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表