verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教

wang5637 · 发表于 2014-9-11 19:08:56

verilog类C

dioporco · 发表于 2014-9-13 15:09:51

谢谢 !!!!!!

ramanujancn · 发表于 2014-10-23 23:20:59

verilog用的多些，比较接近c语言

chaggg · 发表于 2014-10-24 01:57:00

verilog 比較好用

woshi2b222 · 发表于 2014-11-25 18:22:21

VERILOG

kjlin007 · 发表于 2014-11-29 09:56:42

我支持verilog,公司也是這個

tvman2015 · 发表于 2020-3-1 16:21:19

学习硬件描述语言的设计方法，则应首选Verilog HDL。
Verilog适合系统级(system)、算法级(alogrithem)、寄存器传输级(RTL)、逻辑级(logic)、门级(gate)、电路开关级(switch)设计，而SystemVerilog是Verilog语言的扩展和延伸，更适用于可重用的可综合IP和可重用的验证用IP设计，以及特大型（千万门级以上）基于IP的系统级设计和验证。

goto1tw · 发表于 2020-3-4 09:47:05

投verilog

verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教

站长推荐 /3