设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 斯坦福的Verilog HDL课件
123
返回列表 发新帖
楼主: zhang209a

斯坦福的Verilog HDL课件

[复制链接]
nathanxgx
发表于 2011-8-26 05:08:13 | 显示全部楼层
楼主，打不开是怎么回事？
回复 支持 反对

举报

flclrix
发表于 2015-3-31 23:15:00 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

国栋122
发表于 2015-4-1 09:43:33 | 显示全部楼层
get！
回复 支持 反对

举报

ganker2010
发表于 2019-1-4 20:27:44 | 显示全部楼层
不错的课件，做的很精细，例子也不少。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

nike666168
发表于 2019-1-9 23:05:03 | 显示全部楼层
希望还能有更好的资料提供
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 09:19 , Processed in 0.019984 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表