在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7011|回复: 34

Verilog Coding Styles for Improved Simulation Efficiency

[复制链接]
发表于 2008-5-29 15:05:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog Coding Styles for Improved Simulation Efficiency

CummingsICU1997_VerilogCodingEfficiency.pdf

51.12 KB, 下载次数: 102 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Coding Styles for Improved Simulation Efficiency

发表于 2008-5-29 21:28:27 | 显示全部楼层
tkssssssssssssss
发表于 2008-5-30 17:18:31 | 显示全部楼层
下来看看再说
发表于 2008-6-26 20:10:35 | 显示全部楼层
thanks very much for your sharing
发表于 2008-6-26 23:00:12 | 显示全部楼层
在大型设计中,提高simulation的效率非常重要,要不然会烦死人的,仿真很慢。谢谢楼主的分享
发表于 2008-6-26 23:04:33 | 显示全部楼层
Thanks!
发表于 2008-6-26 23:09:02 | 显示全部楼层
感谢楼主分享
发表于 2008-6-28 15:43:33 | 显示全部楼层
That's so great, thanks!
发表于 2008-6-29 00:40:47 | 显示全部楼层
牛人!!!!!!!!!!!!!!!!
谢谢了:)
发表于 2008-10-10 21:45:42 | 显示全部楼层
是好书吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:01 , Processed in 0.029427 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表