设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于VerilogHDL的FIR数字滤波器设计与仿真（免费） ...

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

发新帖

楼主: hangaofei726

基于VerilogHDL的FIR数字滤波器设计与仿真（免费）

发表于 2009-12-15 20:25:25 | 显示全部楼层

good ,thank you for sharing

回复支持反对

发表于 2009-12-16 16:21:12 | 显示全部楼层

thank you good

回复支持反对

发表于 2010-1-5 22:10:07 | 显示全部楼层

多谢楼主分享

回复支持反对

发表于 2010-1-8 20:52:11 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-9 21:58:12 | 显示全部楼层

谢谢，学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-9 22:46:33 | 显示全部楼层

谢谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-13 21:40:31 | 显示全部楼层

支持下先来

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-14 06:53:59 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-22 04:37:07 | 显示全部楼层

thank you.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-23 20:54:41 | 显示全部楼层

顶！！！！！！

回复支持反对

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 21:36 , Processed in 0.026407 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表