yuanpin318的个人空间 http://blog.eetop.cn/13812 [收藏] [复制] [分享] [RSS]

  • 暂无资料项或无权查看

查看全部个人资料

统计信息

已有 128 人来访过

  • DC

    DC

    图片数: 3

    现在还没有记录

04 uvm_sequence 2019-07-11
1. Overview    用来产生激励, 由sequencer发送sequence_item给driver    1.1 和uvm_sequence有关的method     & ...
(96)次阅读|(0)个评论
uvm_sequence_item 2019-07-11
1. 从uvm_object扩展而来     1.1 uvm_object的method          get_name(), get_full_name(),&nbs ...
(46)次阅读|(0)个评论
ICC基础 2019-07-03
1. 基本介绍    1.1 data setup: 为design plan创建基本设计单元        a. 载入必须的综合的数据: logic library, ...
(169)次阅读|(0)个评论
Formality basic 2019-06-26
1. 为什么要formal verification    比较两个design的function是否一致    RTL 功能正确: function verifiation:  UVM testbench + s ...
(53)次阅读|(0)个评论
互相排斥的时钟 2019-06-20
1. 定义: mutually exclusive clock     CLK1和CLK2是同步的,但逻辑上互相排斥 2. fully mutually exclusive clocks   & ...
(56)次阅读|(0)个评论
异步时钟域 2019-06-20
1. RTL的处理     a. 快时钟域到慢时钟域: double-clocking, metastable-hard寄存器     b. 慢时钟到快时钟域:使用handshaki ...
(209)次阅读|(0)个评论

查看更多

    现在还没有动态

你需要登录后才可以留言 登录 | 注册


现在还没有留言

现在还没有好友

最近访客

现在还没有群组

关闭

站长推荐上一条 /2 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-7-22 07:23 , Processed in 0.432683 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部