注册 登录
ET创芯网论坛(EETOP) 返回首页

yuanpin318的个人空间 http://blog.eetop.cn/?13812 [收藏] [复制] [分享] [RSS]

  • 暂无资料项或无权查看

查看全部个人资料

统计信息

已有 2 人来访过

    现在还没有相册

    现在还没有记录

SV history 2018-08-30
1. IEEE Std 1800-2005 2. IEEE Std 1800-2009 3. IEEE Std 1800-2012
(321)次阅读|(0)个评论
Verilog history 2018-08-30
1.  IEEE Std 1364-1995 2. IEEE std 1364-2001 3. IEEE std 1364-2005
(312)次阅读|(0)个评论
verilog UDP 2018-08-30
1. combinational UDP primitive tsmc_mux (q, do, d1, s);   output q;   input do, d1, s;   table  //d0, ...
(484)次阅读|(0)个评论
verilog gate 2018-08-30
nand #(5) (strong1, strong0) INAND0 (out, a, b) //array of 3-state buffer bufif0 ar (out, in, en); pullup (strong1) p1 ...
(256)次阅读|(0)个评论
Verilog Net 2018-08-30
Net: 1. wire, tri: both are same, just has different application purpose          ...
(277)次阅读|(0)个评论
各种UVM agent 2018-08-29
一般interface protocol把component分为master, slave     Master: 发起transaction     slave: 对transaction产生response 从是否 ...
(424)次阅读|(0)个评论

查看更多

    现在还没有动态

你需要登录后才可以留言 登录 | 注册


现在还没有留言

现在还没有好友

最近访客

现在还没有群组

关闭

站长推荐上一条 /3 下一条

关闭
关闭
X

小黑屋|手机版|Archiver|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-5-21 12:45 , Processed in 0.037065 second(s), 11 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部