在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4767|回复: 21

Cell-based IC Design,Implementation and Verification_CIC講義

[复制链接]
发表于 2008-3-10 13:48:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Design Flow Overview
verilog at a Glance
RTL Simulation
Code Coverage Analysis
RTL Synthesis
Logic Synthesis
Gate-level Delay Calculation
Static Timing Analysis
Power Analysis & Optimization
DFT & ATPG
Automatic Physical Design
Physical Verification
Formal Equivalence Checking

CIC-CBDC-0407-ALL-040627.part1.rar

2.86 MB, 下载次数: 179 , 下载积分: 资产 -2 信元, 下载支出 2 信元

CIC-CBDC-0407-ALL-040627.part2.rar

1.42 MB, 下载次数: 164 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-3-22 02:02:36 | 显示全部楼层
Thanks for sharing.
发表于 2008-11-23 15:14:18 | 显示全部楼层
I gat it
Thx for sharing
发表于 2009-5-13 03:29:01 | 显示全部楼层
gooooooooooooood
发表于 2009-5-15 08:44:30 | 显示全部楼层
多謝分享
发表于 2009-5-15 08:46:08 | 显示全部楼层
有兩個附檔阿~再推一下吧
发表于 2009-7-16 19:10:15 | 显示全部楼层
thanks for sharing
发表于 2009-7-16 19:11:24 | 显示全部楼层
thanks for sharing
发表于 2009-7-16 19:12:38 | 显示全部楼层
thanks for sharing
发表于 2009-9-15 01:37:51 | 显示全部楼层
好,谢谢
这个收藏
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:18 , Processed in 0.038123 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表