在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 11896|回复: 39

一道笔试题,大家来看看

[复制链接]
发表于 2008-1-20 12:15:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
给了一段代码,要求优化代码以降低功耗
always@(posedge clk or rst)
    if(!rst)
       out<=8'h00;
    else
       out<=out+1'b1;

大家看看这道题怎么做的
发表于 2008-1-21 10:47:58 | 显示全部楼层
哪个公司的笔试题啊,我记得verilog描述是与工艺什么无关的啊!功耗都跑到描述上!
你这个描述也太简单了啊 ,好象优化面积也难哦,那就降频率试试吧!
看你的那个rst信号的描述,综合工具也肯定抱错
我劝您老不要去这家公司了
出这样的题,一来说明这家公司可能水平极极高,世界上没多少人能进
要么就是个垃圾公司,没水平的,不值得去!
 楼主| 发表于 2008-1-21 17:06:35 | 显示全部楼层
rst 写错了,应该是negedge rst。这是nvidia的笔试题,题目就是那么说的,我想了下也没什么思路,有人有好办法吗。
发表于 2008-1-21 17:58:15 | 显示全部楼层
估计是控制寄存器使能,不需要变化的寄存器不动作。
发表于 2008-1-24 20:40:24 | 显示全部楼层
计数器要降低功耗 估计也就是使用格雷码吧
发表于 2008-1-25 07:27:52 | 显示全部楼层
降低功耗的结果往往是面积变大. 可能是在加法器上做文章.
发表于 2008-1-26 17:52:46 | 显示全部楼层
这是一个8位的异步复位的二进制循环计数器。还有其它条件吧?
发表于 2008-1-28 23:48:32 | 显示全部楼层
真的想不出什么头绪啊。
那个大虾出来指点。
发表于 2008-1-29 09:34:10 | 显示全部楼层



:lol 这个老兄,你看来对等效电阻这个东东很不理解吧!面积大了,等效电阻也大了啊,功耗却能降低!!
牛!你是什么工厂的,以后华为的芯片找你代工生产
发表于 2008-1-30 10:14:55 | 显示全部楼层
我估计使用gate-clock的做法,对于时序电路来说,如果能在不用的时候把clock gating,power会有不小的降低阿!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:19 , Processed in 0.033046 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表