在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 103537|回复: 965

♂三味书屋:发书庆祝元旦庆祝奥运2008 ♀

[复制链接]
发表于 2007-12-16 14:25:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
先声明一下,我发书的时间非常有限,希望大家把前15楼让给我,先别回贴好吗,谢谢了~~~~~~~

另外我也没多少时间查看这些书有没有重复,如果大家发现有重复而且是最大附件的帖子,可以把链接附上,

我会把附件删掉把链接替换过来,谢谢了~~~~~

这个帖子只是个书店,不是什么精华贴,大家就跟逛书店一样,看到合适就下载,不合适就略过好了,

我只希望某些书对大家或许有点用处,不要期望太高哈~~~~~~~

HARDWARE VERIFICATION WITH C++: A Practitioner’s Handbook —————— Springer 2006
by
Mike Mintz
Robert Ekendahl


Hardware Verification with Systemverilog:An Object-Oriented Framework—————— Springer 2007
by
Mike Mintz
Robert Ekendahl


[ 本帖最后由 benemale 于 2008-1-1 12:04 编辑 ]
Hardware Verification with C++.jpg
Hardware Verification with SystemVerilog.jpg

[M.Mintz]Hardware Verification with C++.rar

1.91 MB, 下载次数: 513 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[M.Mintz]Hardware Verification with SystemVerilog.rar

2.94 MB, 下载次数: 1142 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-12-16 14:27:10 | 显示全部楼层
Advanced Memory Optimization Techniques for Low-Power Embedded Processors —————— Springer 2007
By
Manish Verma
Altera European Technology Center, High Wycombe, UK
and
Peter Marwedel
University of Dortmund, Germany


Optimized ASIP Synthesis from Architecture Description Language Models —————— Springer 2007
By
OLIVER SCHLIEBUSCH
CoWare Inc, Aachen, Germany
HEINRICH MEYR
RWTH Aachen University, Germany
and
RAINER LEUPERS
RWTH Aachen University, Germany


[ 本帖最后由 benemale 于 2007-12-31 11:20 编辑 ]
Advanced Memory Optimization Techniques for Low-Power Embedded Processors.jpg
Optimized ASIP Synthesis from Architecture Description Language Models.jpg

Advanced Memory Optimization Techniques for Low-Power Embedded Processors.rar

3.73 MB, 下载次数: 2036 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Optimized ASIP Synthesis from Architecture Description Language Models.rar

1.92 MB, 下载次数: 414 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-12-16 14:29:04 | 显示全部楼层
Assertion-Based Design, Second Edition —————— Springer 2005
By
Harry Foster
Jasper Design Automation, Inc.
Adam Krolnik
LSI Logic Corporation.
and
David Lacey
Hewlett-Packard Company


Designing Embedded Processors: A Low Power Perspective—————— Springer 2007
By
J. HENKEL
University of Karlsruhe,
Germany

and
S. PARAMESWARAN
University of South Wales,
NSW, Australia


Processor Design: System-on-Chip Computing for ASICs and FPGAs—————— Springer 2007
By
Jari Nurmi
Tampere University of Technology
Finland


[ 本帖最后由 benemale 于 2007-12-31 11:28 编辑 ]
Assertion-Based Design.jpg
Designing Embedded Processors.jpg
Processor Design.jpg

[H.Foster]Assertion-Based Design.rar

3.63 MB, 下载次数: 581 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[J.Henkel]Designing Embedded Processors.part1.rar

4.3 MB, 下载次数: 609 , 下载积分: 资产 -3 信元, 下载支出 3 信元

[J.Henkel]Designing Embedded Processors.part2.rar

3.09 MB, 下载次数: 610 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[Jari Nurmi]Processor Design.part1.rar

4.77 MB, 下载次数: 621 , 下载积分: 资产 -3 信元, 下载支出 3 信元

[Jari Nurmi]Processor Design.part2.rar

4.77 MB, 下载次数: 699 , 下载积分: 资产 -3 信元, 下载支出 3 信元

[Jari Nurmi]Processor Design.part3.rar

4.57 MB, 下载次数: 567 , 下载积分: 资产 -3 信元, 下载支出 3 信元

 楼主| 发表于 2007-12-16 14:30:12 | 显示全部楼层
VLSI-Design of Non-Volatile Memories[color] —————— Springer 2005
By
Giovanni Campardo
Rino Micheloni

STMicroelectronics Srl
Memory Product Groups
Flash Division

and
David Novosel
IMD Intelligent
Micro Design, Inc.


VLSI-SoC: From Systems to Chips[color] —————— Springer 2006
By
Manfred Glesner
Technische Universitat, Darmstadt, DE
and
Ricardo Reis
UniversJdade Federal do Rio Grande do Sul, BRb]

etc

[ 本帖最后由 benemale 于 2007-12-31 11:35 编辑 ]
VLSI-Design of Non-Volatile Memories.jpg
VLSI-SoC From Systems to Chips.jpg

[G.Campardo]VLSI-Design of Non-Volatile Memories.part1.rar

3.47 MB, 下载次数: 2934 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[G.Campardo]VLSI-Design of Non-Volatile Memories.part2.rar

2.07 MB, 下载次数: 2866 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[Manfred Glesner]VLSI-SoC From Systems to Chips.part1.rar

4.67 MB, 下载次数: 762 , 下载积分: 资产 -3 信元, 下载支出 3 信元

[Manfred Glesner]VLSI-SoC From Systems to Chips.part2.rar

4.67 MB, 下载次数: 588 , 下载积分: 资产 -3 信元, 下载支出 3 信元

[Manfred Glesner]VLSI-SoC From Systems to Chips.part3.rar

4.46 MB, 下载次数: 560 , 下载积分: 资产 -3 信元, 下载支出 3 信元

 楼主| 发表于 2007-12-16 14:32:20 | 显示全部楼层
Advanced Formal Verification —————— Kluwer 2004
By
Rolf Drechsler
University of Bremen,
Germany

and


Metric- Driven Design VerificationAn Engineer’s and Executive’s Guide
to First Pass Success
—————— Springer 2007
By
Hamilton B. Carter
Cadence Design Systems, Inc.
San Jose, CA
USA

and
Shankar Hemmady
Cadence Design Systems, Inc.
San Jose, CA
USA


[ 本帖最后由 benemale 于 2008-6-5 15:11 编辑 ]
Advanced Formal Verification.jpg
Metric- Driven Design Verification.jpg

[Rolf Drechsler]Advanced Formal Verification.rar

2.08 MB, 下载次数: 426 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[H.Carter]Metric- Driven Design Verification.part1.rar

2.76 MB, 下载次数: 273 , 下载积分: 资产 -2 信元, 下载支出 2 信元

已重新上传,补回后两PART

[H.Carter]Metric- Driven Design Verification.part2.rar

2.59 MB, 下载次数: 259 , 下载积分: 资产 -2 信元, 下载支出 2 信元

已重新上传,补回后两PART

 楼主| 发表于 2007-12-16 14:33:33 | 显示全部楼层
SystemVerilog For Design, Second EditionAn A Guide to Using SystemVerilog
for Hardware Design and Modeling
—————— Springer 2006
By
Stuart Sutherland
Simon Davidmann
Peter Flake

Foreword by Phil Moorby

Systemverilog for VerificationA Guide to Learning the Testbench Language Features —————— Springer 2006
By
Chris Spear
Synopsys, Inc.
377 Simarano Drive
Marlboro, MA 01752


[ 本帖最后由 benemale 于 2007-12-31 11:53 编辑 ]
SystemVerilog for Design.jpg
Systemverilog for Verification.jpg

[Stuart Sutherland]SystemVerilog for Design.rar

2.39 MB, 下载次数: 486 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[Chris Spear]Systemverilog for Verification.rar

1.26 MB, 下载次数: 430 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-12-16 14:37:21 | 显示全部楼层
8楼也让给我吧,谢谢~~~~~~

[ 本帖最后由 benemale 于 2007-12-17 00:24 编辑 ]
Computational Techniques for Voltage Stability Assessment and Control.jpg
CPU Design Answers to Frequently Asked Questions.jpg
Microscale Diagnostic Techniques.jpg

Computational Techniques for Voltage Stability Assessment and Control.part1.rar

4.18 MB, 下载次数: 267 , 下载积分: 资产 -3 信元, 下载支出 3 信元

Computational Techniques for Voltage Stability Assessment and Control.part2.rar

3.83 MB, 下载次数: 245 , 下载积分: 资产 -2 信元, 下载支出 2 信元

CPU Design - Answers to Frequently Asked Questions.part1.rar

4.18 MB, 下载次数: 454 , 下载积分: 资产 -3 信元, 下载支出 3 信元

CPU Design - Answers to Frequently Asked Questions.part2.rar

4.18 MB, 下载次数: 460 , 下载积分: 资产 -3 信元, 下载支出 3 信元

CPU Design - Answers to Frequently Asked Questions.part3.rar

4.18 MB, 下载次数: 447 , 下载积分: 资产 -3 信元, 下载支出 3 信元

CPU Design - Answers to Frequently Asked Questions.part4.rar

3.63 MB, 下载次数: 450 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[K.S.Breuer]Microscale Diagnostic Techniques.rar

3.37 MB, 下载次数: 285 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-12-16 14:38:22 | 显示全部楼层
9楼也让给我吧,谢谢了~~~~~~

[ 本帖最后由 benemale 于 2007-12-16 23:33 编辑 ]
Integrated Circuit Test Engineering.jpg
Clock Generators for SOC Processors.jpg

[I.Grout]Integrated Circuit Test Engineering.rar

2.28 MB, 下载次数: 2071 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[A M.Fahim]Clock Generators for SoC Processors.part1.rar

3.59 MB, 下载次数: 589 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[A M.Fahim]Clock Generators for SoC Processors.part2.rar

3.59 MB, 下载次数: 567 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[A M.Fahim]Clock Generators for SoC Processors.part3.rar

3.09 MB, 下载次数: 544 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-12-16 14:40:05 | 显示全部楼层
10楼也让给我吧,谢谢~~~~~~

[ 本帖最后由 benemale 于 2007-12-16 23:45 编辑 ]
Digital Signal Processing with Field Programmable Gate Arrays.jpg
Digital timing measurements.jpg

Digital Signal Processing with Field Programmable Gate Arrays 3rd Ed.part1.rar

3.35 MB, 下载次数: 591 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Digital Signal Processing with Field Programmable Gate Arrays 3rd Ed.part2.rar

3.35 MB, 下载次数: 639 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Digital Signal Processing with Field Programmable Gate Arrays 3rd Ed.part3.rar

3.31 MB, 下载次数: 608 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[W.Maichen]Digital timing measurements.rar

2.69 MB, 下载次数: 548 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-12-16 14:41:16 | 显示全部楼层
11楼也让给我吧,谢谢~~~~~~

[ 本帖最后由 benemale 于 2007-12-16 23:50 编辑 ]
Verification Methodology Manual for SystemVerilog.jpg
Writing Testbenches using System Verilog.jpg

[J.Bergeron]Verification Methodology Manual for SystemVerilog.pdf

2.06 MB, 下载次数: 332 , 下载积分: 资产 -2 信元, 下载支出 2 信元

[J.Bergeron]Writing Testbenches using System Verilog.pdf

2.9 MB, 下载次数: 408 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 14:46 , Processed in 0.034746 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表