在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11977|回复: 58

FPGA设计中跨时钟域的同步设计问题

[复制链接]
发表于 2007-11-26 18:52:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
共享之。。。

FPGA设计中跨时钟域的同步设计问题.pdf

38.96 KB, 下载次数: 332 , 下载积分: 资产 -2 信元, 下载支出 2 信元

头像被屏蔽
发表于 2007-12-19 09:46:21 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-12-30 23:27:08 | 显示全部楼层
谢谢分享
发表于 2007-12-31 10:49:10 | 显示全部楼层

顶先,学习

顶先,学习
发表于 2008-3-13 21:19:48 | 显示全部楼层
嗯,这可是难得的好资料啊!
发表于 2008-3-13 21:20:54 | 显示全部楼层
我好像下载不了?
发表于 2008-3-14 13:44:38 | 显示全部楼层
谢谢楼主的资料!!
发表于 2008-3-15 11:04:28 | 显示全部楼层
谢谢!学习中
发表于 2008-6-6 15:14:50 | 显示全部楼层
3x!!!!!!!!1
发表于 2008-6-6 15:15:55 | 显示全部楼层
ding,ding,ding !!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:20 , Processed in 0.030233 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表