电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
返回列表 发帖

[讨论] 很普通的画法为什么么会漏电?(欢迎大家讨论)

[讨论] 很普通的画法为什么么会漏电?(欢迎大家讨论)

本帖最后由 w2313190 于 2018-8-10 14:09 编辑

2.jpg
2018-8-10 13:58
3.jpg
2018-8-10 13:58
1.jpg
2018-8-10 13:58
QQ截图20180810140333.jpg
2018-8-10 14:00

如上图所示,本次设计采用的是上华40V的工艺,黄色的是Nwell,紫色的是高压nwell.电路中器件的I40反相器(图一)在做EMMI后结果显示漏电(图四),图二为器件参数,PMOS和nmos均打折了,对应的版图如图三画红色圈所示。我感觉就很奇怪,为什么I40前面和后面的反相器都不漏电,就它漏电。求大神能分析一下漏电的原因。谢谢!

技术篇连载:泰克CEO为您解读低噪声背后的科学(附有奖下载)

感觉是类似闩锁效应,w=50,m=8,这是驱动级的管子,不知道你p环n环是怎么布置的,宽度距离是多少,从版图上看视乎孔也不多

TOP

应该把I40做驱动管类型处理,而不是普通门电路画法

TOP

就是普通的画才有问题

TOP

这个pmos的totalwidth=400um,fingers=10,那么fingerwidth=40,一般的latchup规则要求是35um以内必须要有sub pickup,况且这个pmos是power mos的前级驱动,一个sub ring是不能少的

TOP

你这个pmos管的fingerwidth是40um,而且你没有ntap ring,很明显违反了latchup规则,一般在35um范围内必须有sub pickup

TOP

请问那像这种驱动级的管子应该怎么画?

TOP

围一圈ntap

TOP

漏电的是NMOS还是PMOS,楼主能在图3标注一下哪个是N哪个是P吗

TOP

回复 9# gxd12
漏电的是PMOS

TOP

返回列表

站长推荐 关闭


数字隔离技术有奖问答(299元小米智能音箱等你拿,再送300信元!)

花1分钟时间完成有奖问答,活动结束后我们将进行抽奖,如果比较幸运那么小米音箱就归你了。参加完活动后,回帖写明 已参加,将会额外奖励300信元!


查看