设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 阵列电阻递增设计

发新帖

查看: 1188|回复: 0

[求助] 阵列电阻递增设计

发表于 2018-7-10 14:04:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人刚刚学习不久。想请教各位大牛一个问题。设计一个电阻阵列，基准的值是100K，然后用两位控制位实现在100K的基准上+50K、25K、12.5K、6.25K，同时用另两位控制位实现在100K的基准上-50K、25K、12.5K、6.25K，或者用三位控制位实现100K的基准上±50K、25K、12.5K、6.25K。如果用verilog可以实现吗？如何实现。真心求教，希望大家可以帮忙解答一下

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-16 20:51 , Processed in 0.015653 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表