在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2907|回复: 10

[讨论] 模拟IC工程师手搭1000门级以上的复杂的数字控制电路,可靠性分析

[复制链接]
发表于 2018-6-12 16:09:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在一个项目中,一个模拟工程师用门电路和寄存器手搭了1000个门以上的数字逻辑电路,用于设计一个复杂的数字控制电路,tran仿真据说没有发现问题,请问这样的电路可靠吗?
有没有潜在风险??
我看着这个电路都已经晕了。。。
发表于 2018-6-12 16:35:01 | 显示全部楼层
大规模、高要求的话,不可靠。
 楼主| 发表于 2018-6-12 18:25:30 | 显示全部楼层
回复 2# rong00i8

数字IC设计设计的电路会怎么处理保证更高的可靠性。
发表于 2018-6-12 18:49:44 | 显示全部楼层
现在FPGA和CPLD这么普遍,1000门,入门级产品,学起来也不难,为什么不用?
发表于 2018-6-12 19:57:44 | 显示全部楼层
反向出来的电路吗
发表于 2018-6-12 21:23:05 | 显示全部楼层



电路的可靠包括:功能性能的可靠和质量的可靠

电路功能的可靠,需要完善的仿真。
质量等级的可靠,需要在电路设计时考虑裕量,以及版图设计考虑裕量。并做充分的验证。

如果单从tran仿真,能否对电路的所有性能验证完?
质量等级的可靠性,版图/电路是否有做裕量设计?
 楼主| 发表于 2018-6-12 21:29:58 | 显示全部楼层
回复 5# lucharge


   要是反向出来的我也不那么担心了,是模拟IC自己设计出来的,所以有点担心。
 楼主| 发表于 2018-6-12 21:31:32 | 显示全部楼层
回复 4# lodestar6666

我是要做在ASIC里面的,验证倒是可以用FPGA来验证。
发表于 2018-6-13 00:17:48 | 显示全部楼层
看功能和功能,简单状态机就没啥问题;
如果状态分支多的话的确不怎么可靠;
另外如果高速为了抠时间什么的,也只好用模拟来做了;
只是注意验证了;
发表于 2018-6-13 09:57:15 | 显示全部楼层
手搭数字电路也没什么,前提是要懂得一些实际数字的知识,比如时钟的同步、异步信号的处理、时序要求等等,就和实际写代码一样,只不过是人肉综合哈。充分的验证是必须的,模拟做出来的数字手工layout在面积和速度上一般都会有优势。
不过规模大了, 确实出错的几率会大。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:07 , Processed in 0.026259 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表