设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL硬件描述语言（夏宇闻）

发新帖

查看: 3710|回复: 8

[资料] Verilog HDL硬件描述语言（夏宇闻）

发表于 2018-3-22 18:37:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一本很好用的学习verilog语言的书

Verilog HDL硬件描述语言（夏宇闻）.pdf (4.73 MB, 下载次数: 100 )

回复

发表于 2018-3-23 00:47:32 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-23 09:35:47 | 显示全部楼层

this is the first edition, but thanks for the same.

回复支持反对

发表于 2018-3-24 12:13:53 | 显示全部楼层

Thanks a lot!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-24 20:44:40 | 显示全部楼层

Thanks a lot!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-4-1 13:35:10 | 显示全部楼层

good.谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-4-3 14:37:44 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-19 09:19:56 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2022-3-18 16:23:25 | 显示全部楼层

自己顶一下

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-26 00:33 , Processed in 0.027755 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表