在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8598|回复: 18

[求助] 做过CUP(在压焊块下面放置ESD保护电路)版图设计的大侠帮帮忙

[复制链接]
发表于 2018-1-21 17:52:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一款芯片,为了减小面积,将ESD保护器件放在PAD下。     发现一些半导体工艺厂商工艺文件里没有该方面的设计规则。
     而提供该设计规则的厂商,只允许放置他们提供的保护电路。
     我的问题是:
     1、CUP设计有哪些注意事项?
     2、CUP会给键合带来哪些可靠性问题?
     3、采用CUP设计的芯片,在封装前,需要和封装厂商确认哪些技术信息?

谢谢!
发表于 2018-1-21 20:07:17 | 显示全部楼层
cup详细解释比较麻烦,所以就根据你现在的项目简单说,主要有以下方面的问题:用几层metal.顶层metal厚度。打线线径,用cu还是au.这些知道后,可以和封装厂要一下设计规则,然后和工艺厂要一下cup 的pad规则两者结合就可以了!工艺厂一般规则比较严苛,不容易满足。esd或者做在pad下会影响esd效果,打线的时poly损伤,,其他电路做pad下一样会有问题,面积紧张最好是把不不需要匹配的电阻,或者pip电容放在pad下,实在不行了在放esd.
 楼主| 发表于 2018-1-21 22:47:35 | 显示全部楼层
回复 2# powerboy711

感谢回复。您看我是否理解了您的回复要点:
1、可靠性问题主要是键合时多晶的损伤
2、需要版图设计前,和封装厂要规则。
优点不明白的是,我的理解,ESD放在PAD下,是否有利,因为减少寄生?
发表于 2018-1-22 09:40:19 | 显示全部楼层
的确有优点,放电路径变短了。
发表于 2018-1-22 09:49:01 | 显示全部楼层
工艺厂主要关注topmetal厚度,厚金属才能做CUP。 如果工艺厂确认可以CUP, 那么pad下面放ESD CELL是没有问题的, 再注意一下VIA孔的位置和连线就可以了。  封装需要考虑bonding wire直径, 可以确定最小的pad size, 然后就是pad位置是不是适合bond到合适的引脚上, 具体要求有bonding wire长度(min/max), 跨在芯片上的线长, 线与线之间的pitch.........
 楼主| 发表于 2018-1-22 20:15:52 | 显示全部楼层
感谢大家的回复。
PAD下放电路主要问题是,金属上部的介质,在键合应力下会位移,
所以:
1、如回复的指出的,顶铝要用厚铝
2、下面的铝尽量用靠近下层的铝
3、金属的面积要小
发表于 2018-1-23 05:25:42 | 显示全部楼层
也不是一定要用厚铝,如果你选择0.8mil的打线8k的top metal 完全可以做cup.
发表于 2018-1-23 05:33:13 | 显示全部楼层
bonding线径的选择,及是用au.还是cu等,需要根据你的产品需求,因为不同线径及材质会有不同键合力,需要对应不同的topmetal,才可以做cup
 楼主| 发表于 2018-1-23 10:34:39 | 显示全部楼层
谢谢回复
发表于 2018-8-29 10:25:30 | 显示全部楼层
学习了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 06:56 , Processed in 0.027827 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表