在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1862|回复: 0

求助!!!如果把理想开关替换成实际的mos管开关,仿真的速度慢到完全没办法看结果!

[复制链接]
发表于 2017-12-13 10:09:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,
本人仿真一个理想的一阶sigma delta电路,比较器是adhlLib库里的理想器件,运放也是用vccs搭建的理想运放,counter是实际的逻辑搭的。当开关是理想开关时,仿真速度很正常。一旦替换成mos管,速度就非常慢,fs的跳。请教各位大神,有人碰到过类似问题么?

ps:在tsmc 0.18um工艺时没有这个问题,可以很正常的仿真。换到umc 0.11um和global 0.13um都会变成这样。求指点!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:38 , Processed in 0.020866 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表