在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1755|回复: 1

最实用的FPGA设计模板分享(1)

[复制链接]
发表于 2017-12-7 10:50:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

PGA工程师都知道,verilog代码绝大部分都是always语句,结构基本上都是一致的,为了减少重复性的工作,让工程师专注于设计实现,明德扬精心制作了常用模板,只要你安装好明德扬提供的GVIM,就能使用这些模板了。


1.时序逻辑的模板

在GVIM输入“Shixu”并回车,如下图所示



                               
登录/注册后可看大图

就能得到下面的时序逻辑的模板。


                               
登录/注册后可看大图


2.输入“Shixu2”并回车


                               
登录/注册后可看大图

就能得到带有2个if条件的时序逻辑代码。


                               
登录/注册后可看大图


3.输入“Shixu3”并回车



                               
登录/注册后可看大图

就能得到带有3个if条件的时序逻辑代码。



                               
登录/注册后可看大图


欢迎关注明德扬公众号“FPGA520”,或群97925396,索取明德扬模板。口号:多用模板,减少记忆,专注设计!


发表于 2018-10-15 20:22:53 | 显示全部楼层
感谢楼主,很经典!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:56 , Processed in 0.018795 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表