保持时间不足，求解

夜未央298 · 发表于 2017-9-9 14:37:33

您需要登录才可以下载或查看，没有账号？注册

x

Error: c:/altera/13.1/quartus/eda/sim_lib/cycloneive_atoms.v(4542): $hold( posedge clk &&& reset:680704877 ps, d:680705099 ps, 230 ps )

zhangbinsniper · 发表于 2017-9-9 19:30:59

你的工程的STA分析过了么？

kka · 发表于 2017-9-17 20:14:42

you need check all path from clk to d. and need confirm the STA is clear first.
Maybe you could insert buffer to solve hold time issue.

施永程 · 发表于 2017-9-17 20:39:46

thanks

教父 · 发表于 2017-9-28 19:12:01

这是remove and recovery 的问题，你能确定这个reset 在工作的时候是静态信号，不是变化的信号，这个不影响

[讨论] 保持时间不足，求解